Cibernetia > Tesis doctorales
Búsqueda personalizada

Índice > FISICA > ELECTRONICA >

CIRCUITOS INTEGRADOS, 2



59 tesis en 3 páginas: 1 | 2 | 3
  • ESTUDIO DEL TEST DE TARJETAS DE CIRCUITO IMPRESO CON CIRCUITOS DIGITALES VLSI Y MEMORIAS RAM.
    Autor: CACERES GOMEZ SANTIAGO.
    Año: 1997.
    Universidad: VALLADOLID.
    Centro de lectura: INGENIEROS INDUSTRIALES.
    Centro de realización: DEPARTAMENTO: TECNOLOGIA ELECTRONICA PROGRAMA DE DOCTORADO: TECNOLOGIA ELECTRONICA Y TEORIA DE LA SEÑAL.
    Resumen: Estudio de los principales conceptos y herramientas de test de circuitos: modelo de fallos, algoritmos generadores de lectores de test, simulación de fallos, técnicas dft y técnicas bist (pseudoexhaustivas y pseudoaleatorias). Estudio del standar ieee 1149.1 para el test de tarjetas de circuito impreso. Propuesta de un nuevo método de generación de vectores de test para circuitos VLSI. Estudio del test de memorias ram. Aplicación de las distintas técnicas vistas a un módulo ejemplo.
  • TECNICAS DE SINTESIS DE ALTO NIVEL DE SISTEMAS DIGITALES ALTAMENTE TESTADOS.
    Autor: FERNANDEZ SOLORZANO VICTOR MANUEL.
    Año: 1997.
    Universidad: CANTABRIA.
    Centro de lectura: INGENIEROS INDUSTRIALES.
    Centro de realización: DEPARTAMENTO: TECNOLOGIA ELECTRONICA, ING. DE SISTEMAS Y AUTOMATICA PROGRAMA DE DOCTORADO: TECNOLOGIA ELECTRONICA, ING. DE SISTEMAS Y AUTOMATICA.
    Resumen: Conforme avanza la tecnología de sistemas electrónicos integrados, cada vez es mayor la presión del mercado por disponer de circuitos integrados con mayores prestaciones en un tiempo cada vez más corto. Un aspecto clave en la reducción del tiempo de diseño es la utilización de metodologías que, partiendo de descripciones a alto nivel de abstracción, generan el sistema digital mediante sucesivos procesos de síntesis automática. En la actualidad, existen entornos comerciales que parten de una descripción del sistema a nivel de transferencia de registros y, mediante una serie de algoritmos de síntesis incorporados en dicha herramienta, generan el esquema físico final del chip. El siguiente proceso de síntesis en incorporarse a esta metodología de diseño comercial es la síntesis de alto nivel en la que se parte de la descripción algorítmica del sistema a diseñar. Un aspecto importante del proceso de diseño es el alto coste que tiene verificar la presencia de circuitos integrados defectuosos. Para rebajar ese coste, es necesario tener en cuenta criterios de testabilidad durante la fase de diseño. El objeto de este trabajo de tesis doctoral ha sido el desarrollo de nuevas técnicas de síntesis de alto nivel en las que se añade la testabilidad del circuito resultante a los parámetros a optimizar durante la síntesis, típicamente área y velocidad. Considerando solo esos dos parámetros se obtienen circuitos en los que el esfuerzo de test puede ser muy alto o inviable. La mejora de la testabilidad de los circuitos resultantes puede llevar acarreado un alto coste. La solución a este problema viene dada por algoritmos de síntesis que incluyan la testabilidad del circuito resultante como un parámetro a optimizar conjuntamente con el área y la velocidad. En la tesis doctoral presentada, los novedosos algoritmos de síntesis de alto nivel desarrollados obtuvieron circuitos altamente testables a un bajo coste. Además, los resultados experimentales obtenidos con nuestros algoritmos son comparables o superiores a los aportados por otras herramientas que trabajan en el mismo ámbito.
  • UN NUEVO MODELO DE RED NEURONAL CON APRENDIZAJE COMPETITIVO.
    Autor: MARTIN SMITH PEDRO.
    Año: 1997.
    Universidad: GRANADA.
    Centro de lectura: CIENCIAS.
    Centro de realización: DEPARTAMENTO: ELECTRONICA Y TECNOLOGIA DE COMPUTADORES PROGRAMA DE DOCTORADO: NUEVAS PERSPECTIVAS EN MICROELECTRONICA Y TECNOLOGIA DE COMPUTADORES.
    Resumen: En esta Tesis se presenta un modelo de red neuronal artificial denominado RCIPD. Este modelo se enmarca en redes de tipo competitivo, donde se incluye, a nivel de neurona, un mecanismo de autoinhibición temporal consecuente al disparo de un potencial de acción (denominado Inhibición Post-Disparo). El grado de autoinhibición temporal es variable y se define a través de una función, (t), teniendo consecuencias organizativas neuronales importantes en la fase de aprendizaje con RCIPD, dando lugar a representaciones internas diferentes (dependiendo de los valores de ) en donde se codifican características espacio temporales con un alto contenido de información. Se proponen variantes de RCIPD útiles en aplicaciones, tanto supervisadas como no supervisadas, tales como clasificación de patrones, cuantización vectorial, segmentación de objetos y extracción de características espacio temporales en los estímulos de entrada. Se establecen y justifican criterios para definir los parámetros involucrados en el aprendizaje con RCPID, además de dotar a dicho proceso de opciones de control automáticas para obtener comportamientos dinámicos deseados durante la evolución del aprendizaje. Se presentan esquemas de aprendizaje en etapas incluyendo como primitivas configuraciones de RCIPD, así como la planificación de éstos para adecuarlos a los diferentes tipos de problemas de clasificación. Se presentan resultados experimentales de clasificación utilizando "benchmarks" usuales en la literatura.
  • UN SISTEMA DE ANALISIS DE VOZ BASADO EN LA ONDA GLOTAL: ALGORITMOS Y ARQUITECTURA.
    Autor: RODRIGUEZ RUEDA JOSE.
    Año: 1997.
    Universidad: MALAGA.
    Centro de lectura: INFORMATICA.
    Centro de realización: DEPARTAMENTO: ELECTRONICA PROGRAMA DE DOCTORADO: TECNOLOGIA DE LA INFORMACION Y LAS COMUNICACIONES .
    Resumen: Se presenta un sistema de Análisis de Voz basado en las propiedades de la Onda Glotal. Tras el estudio de los modelos de la función glotal durante la fonación y los algoritmos de extracción de la onda glótica, se presenta un nuevo algoritmo denominado "de filtrado inverso con cancelación glotal (FICG)" que extrae la morfología de la onda glotal. A esta onda se le aplican algoritmos de extracción de propiedades: Pitch, Jitter, Shimer, Ruido Glotal y Area Glotal. Se presenta una Arquitectura específica que sintetiza el algoritmo FICG haciendo especial énfasis en los procesos de cálculo de la Función de Autocorrelación y Análisis de Predicción Lineal. El sistema se presenta como solución para la extracción de propiedades específicas de la glotis que permitan establecer un diagnóstico diferencial en aplicaciones foniátricas.
  • IMPLEMENTACION VLSI DE ESTRUCTURAS NEURONALES INSPIRADAS EN LA BIOLOGIA.
    Autor: ROS VIDAL EDUARDO.
    Año: 1997.
    Universidad: GRANADA.
    Centro de lectura: CIENCIAS.
    Centro de realización: DEPARTAMENTO: ELECTRONICA Y TECNOLOGIA DE COMPUTADORES PROGRAMA DE DOCTORADO: NUEVAS PERSPECTIVAS EN MICROELECTRONICA Y TECNOLOGIA DE COMPUTADORES.
    Resumen: En esta memoria se proponen, se analizan con detalle, y se describe el diseño de distintos circuitos analógicos VLSI, que aproximan la dinámica de modelos neuronales, de tipo aditivo o multiplicativo, en los que se basan gran parte de los modelos de computación neuronal utilizados en la bibliografía. Se presentan distintas alternativas para codificar la salida neuronal en frecuencia o mediante desfase de impulsos, y se muestra, mediante configuraciones neuronales sencillas, la utilidad de dichos circuitos para modelar mecanismos de interacción neuronal y reproducir comportamientos observados en las redes biológicas. Además de esta utilidad como herramienta para contribuir a un mejor conocimiento de los sistemas neuronales naturales, se muestra la potencialidad de los circuitos propuestos para la implementación de sistemas neuronales VLSI complejos. Se han adoptado estrategias de diseño dirigidas a reducir la dependencia del funcionamiento de los elementos individuales de la red con respecto a parámetros del proceso de fabricación, temperatura y envejecimiento desigual de los circuitos. Este hecho y la comunicación inter-neuronal basada en pulsos estrechos permite el empleo de esquemas de comunicación dirigidos por eventos que, con gran ahorro de interconexiones, posibilita la implementación de sistemas neuronales complejos (arquitecturas multi-chip) en donde los distintos elementos de la red funcionen de forma paralela e independiente.
  • DISEÑO Y APLICACIONES DE UN ELEMENTO ACTIVO UNIVERSAL.
    Autor: CABEZA LAGUNA RAFAEL.
    Año: 1996.
    Universidad: PUBLICA DE NAVARRA.
    Centro de lectura: INGENIEROS INDUSTRIALES.
    Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRICA Y ELECTRONICA PROGRAMA DE DOCTORADO: ING. ELECTRICA, ELECTRONICA Y DE TELECOMUNICACION.
    Resumen: SE PROPONE UN ESQUEMA UNIFICADO PARA EL DISEÑO DE UN ELEMENTO ACTIVO UNIVERSAL. SE APLICAN ESTOS CONCEPTOS EN ETAPAS DE AMPLIFICACION Y FILTRADO CLASICOS. TAMBIEN SE APLICA EL ELEMENTO ACTIVO DE CARACTER TRANSCONDUCTOR A LA SINTESIS DE CONVERSORES GENERALIZADAS DE IMPEDANCIAS. SE OBTIENE UN CATALOGO COMPLETO DE 24 TOPOLOGIAS. SE CONCRETA EL ESTUDIO PARA LA SINTESIS DE AUTOINDUCCIONES Y FDNRS. SE PROPONE UN NUEVO ALGORITMO DE SINTESIS AUTOMATICO DE INMITANCIAS, EL CUAL SE APLICA AL CASO DE LA SINTESIS POLINOMIAL.
  • DISEÑO DE CIRCUITOS INTEGRADOS NO LINEALES Y SUS APLICACIONES A LA GENERACION DE RUIDO Y A LA COMUNICACION SEGURA.
    Autor: DELGADO RESTITUTO MANUEL.
    Año: 1995.
    Universidad: SEVILLA.
    Centro de lectura: FISICA .
    Centro de realización: DEPARTAMENTO: ELECTRONICA Y ELECTROMAGNETISMO PROGRAMA DE DOCTORADO: ELECTRONICA .
    Resumen: ESTA TESIS PRESENTA PROCEDIMIENTOS SISTEMATICOS PARA REALIZAR CARACTERISTICAS ESTATICAS NO-LINEALES MEDIANTE CIRCUITOS INTEGRADOS ANALOGICOS EN TECNOLOGIA CMOS. TALES CIRCUITOS SON BLOQUES BASICOS PARA LA REALIZACION MONOLITICA DE SISTEMAS DINAMICOS NO-LINEALES CON COMPORTAMIENTOS CAOTICOS CONTROLABLES. SE PRESENTAN TECNICAS PARA REALIZAR TANTO SISTEMAS CAOTICOS DE TIEMPO CONTINUO COMO SISTEMAS DE TIEMPO DISCRETO, Y SE APLICAN A LA GENERACION DE RUIDO, LA GENERACION DE NUMEROS ALEATORIOS, Y LA COMUNICACION DE SEÑALES ENCRIPTADAS EN UNA PORTADORA CAOTICA. TODO ELLO SE ILUSTRA CON PROTOTIPOS INTEGRADOS OPERATIVOS EN DIVERSAS TECNOLOGIAS CMOS. LAS CONTRIBUCIONES REALIZADAS EN LA TESIS SE DESGLOSAN COMO SIGUE: SE PRESENTAN TECNICAS INEDITAS PARA LA REALIZACION DE LOS OPERADORES BASICOS LINEALES A TRAMOS EN MODO DE CORRIENTE. SE PRESENTAN TECNICAS DE CIRCUITO INEDITAS PARA LA REALIZACION DE LOS OPERADORES BASICOS LINEALES A TRAMOS EN MODO DE CORRIENTE. SE PRESENTAN TECNICAS DE CIRCUITO INEDITAS PARA LA REALIZACION DE AMPLIFICADORES DE MODO DE CORRIENTE CON CARACTERISTICAS CONTROLABLES ELECTRICAMENTE. SE REALIZA UNA OPTIMIZACION ESTRUCTURAL Y PARAMETRICA DE UN SISTEMA DINAMICO NO LINEAL DE TERCER ORDEN, PARA SOPORTAR EL DISEÑO MONOLITICO ROBUSTO Y CONTROLABLE DE SISTEMAS CAOTICOS DE TIEMPO CONTINUO. SE PRESENTA UNA METODOLOGIA GM C NO-LINEAL PARA EL DISEÑO DE SISTEMAS DINAMICOS NO-LINEALES DE TIEMPO CONTINUO. SE USA DICHA METODOLOGIA PARA DISEÑAR UN PROTOTIPO CMOS EN TECNOLOGIA DE 2.4UM. LA OPERACION DE ESTE PROTOTIPO ES CONTROLABLE MEDIANTE UNA TENSION Y UNA INTENSIDAD. CON EL SE GENERAN, POR PRIMERA VEZ DIAGRAMAS DE BIFURCACION Y ATRACTORES CAOTICOS CON UN CIRCUITO MONOLITICO.
  • TECNICAS DE DISEÑO CMOS DE BAJO VOLTAJE Y CONSUMO CON REDUCIDOS REQUERIMIENTOS DE AREA EN SILICIO: APLICACION A LA COMPENSACION DE PERDIDAS DE AUDICION.
    Autor: PEREZ ALOE VALVERDE RAQUEL .
    Año: 1995.
    Universidad: EXTREMADURA.
    Centro de lectura: CIENCIAS.
    Centro de realización: DEPARTAMENTO: ELECTRONICA E INGENIERIA ELECTROMECANICA PROGRAMA DE DOCTORADO: ELECTRONICA.
    Resumen: EL OBJETIVO DEL TRABAJO PRESENTADO, HA CONSISTIDO EN EL DISEÑO, FABRICACION Y ESTADO DE UN PROCESADOR COMOS DE MODO MIXTO QUE JUNTO A UNA SENCILLA PERIFERIA DISCRETA ACTUE COMO UNA PROTESIS AUDITIVA CON LAS SIGUIENTES CARACTERISTICAS: 1. PROGRAMABILIDAD DIGITAL DE TAL FORMA QUE EL PROCESADOR PUEDA SER PROGRAMADO DEPENDIENDO DE LAS PERDIDAS ESPECIFICAS QUE SE DESEEN COMPENSAR. 2. CONTROL Y PROGRAMACION REMOTO MEDIANTE SEÑALES ACUSTICAS PERMITIENDO QUE LAS CARACTERISTICAS DEL DISPOSITIVO SEAN CONTROLADAS POR EL USUARIO ADAPTANDOLAS A SITUACIONES DIFERENTES DESDE EL PUNTO DE VISTA DE LA AUDICION. 3. REDUCIDO AREA Y CONSUMO DE POTENCIA A LA VEZ QUE UN ELEVADO RANGO DINAMICO. ATENDIENDO A ESTAS CARACTERISTICAS FUNCIONALES SE HA DESARROLLADO UN SISTEMA CUYA SECCION ANALOGICA DEDICADA EN SI A LA CORRECCION DE LA RESPUESTA EN FRECUENCIA Y A TODO EL PROCESADO PREVIO Y POSTERIOR QUE LA SEÑAL REQUIERE SE HA PRESENTADO EN ESTE TRABAJO. EN CONCRETO, SE HAN DISEÑADO UN FILTRO DE ANTIALISAMIENTO CONTINUO EN EL TIEMPO, UN CIRCUITO DE CONTROL AUTOMATICO DE LA GANANCIA, DOS VERSIONES DEL BLOQUE ENCARGADO DE CORREGIR LA RESPUESTA EN FRECUENCIA, UN FILTRO HP Y UN APLIFICADOR EN CLASE D QUE PILOTA EL AURICULAR DE SALIDA, ASI COMO UN OSCILADOR Y UNA REFERENCIA I-V.
  • MAPATGE TECNOLOGIC ORIENTAT A GENERADORS DE MODULS.
    Autor: RIERA BABURES JORDI.
    Año: 1995.
    Universidad: AUTONOMA DE BARCELONA.
    Centro de lectura: CIENCIAS.
    Centro de realización: DEPARTAMENTO: INFORMATICA PROGRAMA DE DOCTORADO: INFORMATICA, OPCION MICROELECTRONICA.
    Resumen: LAS PRESTACIONES EXIGIDAS A LOS CIRCUITOS INTEGRADOS DE APLICACION ESPECIFICA ACTUALES SON CADA VEZ MAS RESTRICTIVAS Y SOLO PUEDEN CUMPLIRSE MEDIANTE UNA AUTOMATIZACION CRECIENTE DEL PROCESO DE DISEÑO. LA TESIS SE ENMARCA EN EL CAMPO DE LA SINTESIS LOGICA DE CIRCUITOS COMBINACIONALES, CONCRETAMENTE EN EL MAPEO TECNOLOGICO. SE PROPONE EVITAR LA UTILIZACION DE BIBLIOTECAS DE CELDAS Y SUSTITUIRLAS POR UN MAPEO A NIVEL DE TRANSISTOR, FINALIZANDO EL CIRCUITO MEDIANTE UN GENERADOR DE MODULOS. SE ABORDA EL TEMA DE LA GENERACION DE LAS PUERTAS QUE IMPLEMENTAN LAS FUNCIONES BOOLEANAS PRESENTES EN EL CIRCUITO, SE PROPONEN MECANISMOS PARA REDUCIR LA COMPLEJIDAD DEL PROCESO DE GENERACION DE TODAS LAS POSIBLES IMPLEMENTACIONES DE LAS FUNCIONES DEL CIRCUITO Y, FINALMENTE, SE COMPARA LA METODOLOGIA PROPUESTA CON EL MAPEO TECNOLOGICO CLASICO, BASADO EN BIBLIOTECAS DE CELDAS.
  • DESARROLLO DE UNA ESTRATEGIA DE DISEÑO PARA LA TESTABILIDAD A NIVEL FISICO APLICABLE A CIRCUITOS INTEGRADOS BASADOS EN CELDAS.
    Autor: RULLAN AYZA MERCEDES.
    Año: 1995.
    Universidad: AUTONOMA DE BARCELONA.
    Centro de lectura: CIENCIAS.
    Centro de realización: DEPARTAMENTO: INFORMATICA PROGRAMA DE DOCTORADO: MICROELECTRONICA.
    Resumen: EL OBJETIVO DE ESTA TESIS SE CENTRA EN MEJORAR LA TESTABILIDAD A NIVEL FISICO MEDIANTE UNA METODOLOGIA DE TEST ADAPTADA A LA ESTRATEGIA DE DISEÑO BASADA EN UNA BIBLIOTECA DE CELDAS CMOS Y QUE TENGA EN CUENTA LA DETECCION DE FALLOS REALISTAS (BASICAMENTE SHORTS Y OPENS). PARA CONSEGUIRLO SE HA CONSIDERADO LA APLICACION CONJUNTA DE DIFERENTES TECNICAS DE TEST (TEST DE VOLTAJE Y TEST DE CORRIENTE). PARA MEJORAR LA TESTABILIDAD DE LOS OPENS SE PRESENTAN TECNICAS DE MODIFICACION DEL LAYOUT DE LAS CELDAS CON EL FIN DE CONSEGUIR O BIEN EVITAR LA APARICION DE CIERTOS OPENS O BIEN CONVERTIRLOS EN OPENS DETECTABLES MEDIANTE EL MODELO CLASICO DE STUCK-AT. LOS RESULTADOS OBTENIDOS, TANTO EN INCREMENTO DEL AREA COMO EN RETARDOS ELECTRICOS NO SUPERAN EL 10%. PARA LOS DEFECTOS DEL TIPO SHORT Y CUALQUIER OTRO TIPO DE DEFECTO DETECTABLE MEDIANTE EL TEST DE CORRIENTE IDDQ, SE HA DESARROLLADO UNA ESTRATEGIA DE APLICACION DE SENSORES INTERNOS DEL TIPO INTEGRADOR, CONSIDERANDO DOS POSIBLES ALTERNATIVAS: TEST ISSQ Y TEST IDDQ. LAS PRINCIPALES CONCLUSIONES OBTENIDAS SON LAS SIGUIENTES: LA EFICIENCIA DE UN SENSOR DEPENDERA DIRECTAMENTE DE LA TECNOLOGIA UTILIZADA, (CMOS POZO N O POZO P); SI SE UTILIZA POZO N, EL SENSOR ISSQ IMPLICA UTILIZAR DOS LINEAS DIFERENTES DENTRO DE LAS CELDAS (VSS Y VSSVIR); SI EL SENSOR ES IDDQ, NO HAY QUE MODIFICAR LAS CELDAS DE LA BIBLIOTECA YA QUE EL SENSOR Y EL CUT UTILIZAN POZOS SEPARADOS. COMPARANDO LAS ESTRATEGIAS ISSQ E IDDQ, EL INCREMENTO EN EL AREA DEBIDO A LA UTILIZACION DE SENSORES INTERNOS ES SUPERIOR EN LA ESTRATEGIA ISSQ QUE EN LA IDDQ. RESPECTO AL TIEMPO NECESARIO PARA REALIZAR EL TEST, LA ESTRATEGIA ISSQ ES EL DOBLE DE RAPIDA QUE LA ESTRATEGIA IDDQ. POR ULTIMO, LA APLICACION DE LA ESTRATEGIA IDDQ RESULTA MAS SENCILLA YA QUE NO HAY QUE REALIZAR NINGUNA MODIFICACION EN LA BIBLIOTECA DE CELDAS ORIGINAL.
  • DISEÑO PARA TESTABILIDAD Y TOLERANCIA A FALLOS EN CIRCUITOS ANALOGICOS.
    Autor: VAZQUEZ GARCIA DE LA VEGA DIEGO.
    Año: 1995.
    Universidad: SEVILLA.
    Centro de lectura: FISICA.
    Centro de realización: DEPARTAMENTO: ELECTRONICA Y ELECTROMAGNETISMO PROGRAMA DE DOCTORADO: MICROELECTRONICA: DISEÑO DE CIRCUITOS INTEGRADOS.
    Resumen: ESTA TESIS ESTA ENMARCADA EN EL CAMPO DEL DISEÑO PARA TESTABILIDAD (DFT) DE CIRCUITOS INTEGRADOS ANALOGICOS. EN ELLA SE HAN PUESTO DE MANIFIESTO LAS DIFICULTADES QUE PRESENTA EL TESTADO DE DICHOS CIRCUITOS, ASI COMO LA NECESIDAD DE DESARROLLAR ESTRATEGIAS DE DFT PARA SIMPLIFICAR Y ALIVIAR EL PROBLEMA DEL TESTADO. SE HA DESARROLLADO UNA ARQUITECTURA Y METODOLOGIA DE DISEÑO PARA LA APLICACION DE TEST ON-LINE Y CONCURRENTE, CONSISTENTE EN EL USO DE UN BLOQUE PROGRAMABLE, UNA CIRCUITERIA LOGICA DE CONTROL Y UN SISTEMA DE MULTIPLEXADO CUYOS REQUERIMIENTOS DE AREA Y CONSUMO DE POTENCIA EXTRAS SON MUCHO MENORES QUE LOS REQUERIDOS POR LA ESTRATEGIA DE LA DUPLICACION COMPLETA. SE HA APLICADO A FILTROS ANALOGICOS EN TIEMPO CONTINUO (MOSFET-C) Y DISCRETO (SC). SE HA PROPUESTO UNA ESTRATEGIA DE DFT PARA EL CHEQUEO DE FILTROS BASADA EN UNA CANCELACION POLO-CERO. SU APLICACION HA SIDO DEMOSTRADA EN FILTROS RC-ACTIVOS Y SC. EN CUANTO A LA DIAGNOSIS EN CIRCUITOS QUR UTILIZAN AMPLIFICADORES OPERACIONALES HEMOS PRESENTADO UNA APROXIMACION QUE MEJORA SIGNIFICATIVAMENTE REPORTADAS EN LA LITERATURA. FINALMENTE SE HA DEMOSTRADO LA POSIBILIDAD DE DOTAR A LOS CIRCUITOS ANALOGICOS DE CAPACIDAD SIMULTANEA DE TEST ON-LINE Y TOLERANCIA A FALLOS. TODAS LAS APROXIMACIONES DESARROLLADAS HAN SIDO VALIDADAS MEDIANTE SIMULACIONES Y CON RESULTADOS EXPERIMENTALES MEDIDOS EN PROTOTIPOS INTEGRADOS EN ALGUNOS CASOS.
  • UNA APROXIMACION AL DISEÑO DE CONTROLADORES NEURO-DIFUSOS USANDO CIRCUITOS INTEGRADOS ANALOGICOS.
    Autor: VIDAL VERDU FERNANDO.
    Año: 1995.
    Universidad: MALAGA.
    Centro de lectura: INFORMATICA .
    Centro de realización: DEPARTAMENTO: ELECTRONICA PROGRAMA DE DOCTORADO: TECNOLOGIA DE LA INFORMACION Y LAS COMUNICACIONES.
    Resumen: EN ESTA TESIS SE PRESENTA UNA APROXIMACION AL DISEÑO DE CONTROLADORES NEURO-DIFUSOS.PARA ELLO, SE EXPLORAN LOS ALGORITMOS PROPUESTOS EN LA LITERATURA PARA LA REALIZACION DE SISTEMAS DE INFERENCIA DIFUSA ADAPTATIVOS (NEURO-DIFUSOS), SELECCIONANDO UNO DE ELLOS, ANFIS, POR SU VIABILIDAD PARA LA REALIZACION ELECTRONICA. TRAS EXPLORAR LAS TECNICAS PROPUESTAS EN LA LITERATURA PARA LA REALIZACION MEDIANTE CIRCUITOS ANALOGICOS DE LOS OPERADORES USADOS EN SISTEMAS DE INFERENCIA DIFUSA, SE PRESENTAN TECNICAS DE CIRCUITO PARA LA REALIZACION, POR PRIMERA VEZ, DE CONTROLADORES NEURO-DIFUSOS COMO CHIPS ANALOGICOS DE PROPOSITO ESPECIFICO EN TECNOLOGIAS CMOS ESTANDAR. A FIN DE OBTENER PROGRAMABILIDAD COMPLETA DEL CONTROLADOR, SE PRESENTA UNA FAMILIA DE TRANSITORES COMPUESTOS PARA LA INCORPORACION MODULAR DE LA PROGRAMABILIDAD; MEDIANTE SEÑALES DE CONTROL ANALOGICAS O DIGITALES. SE PROPONEN ALGORITMOS DE APRENDIZAJE ORIENTADOS A LA REALIZACION HARDWARE Y SE COMPRUEBA SU EFICACIA SOBRE MODELOS DEL CONTROLADOR QUE CONTEMPLAN LAS NO-IDEALIDADES. FINALMENTE, SE PRESENTAN RESULTADOS DE PROTOTIPOS DE LOS BLOQUES DE DISEÑO Y DE DOS CONTROLADORES COMPLETOS EN TECNOLOGIAS CMOS ESTANDAR.
  • ALGORITMOS Y ARQUITECTURAS CORDIC CON ARITMETICA REDUNDANTE PARA PROCESAMIENTO DE ALTA VELOCIDAD.
    Autor: ANTELO SUAREZ ELISARDO.
    Año: 1994.
    Universidad: SANTIAGO DE COMPOSTELA.
    Centro de lectura: FISICA.
    Centro de realización: DEPARTAMENTO: ELECTRONICA Y COMPUTACION PROGRAMA DE DOCTORADO: COMPUTACION AVANZADA E INTELIGENCIA ARTIFICIAL.
    Resumen: EN LOS ULTIMOS AÑOS EL ALGORITMO CORDIC HA RECIBIDO UNA NOTABLE ATENCION DEBIDO A QUE SE PUEDE UTILIZAR EN UNA GRAN VARIEDAD DE APLICACIONES QUE REQUIEREN UNA ELEVADA CARGA COMPUTACIONAL, COMO: PROCESADO DIGITAL DE SEÑALES E IMAGENES, ROBOTICA Y APLICACIONES GRAFICAS. EN ESTA MEMORIA PRESENTAMOS UNA SERIE DE ALGORITMOS Y ARQUITECTURAS CORDIC DE LATA VELOCIDAD CON ARITMETICA REDUNDANTE. EN CONCRETO SE PRESENTA UN NUEVO PROCESADOR CORDIC UNIFICADO CON ARITMETICA REDUNDANTE Y FACTOR DE ESCALA CONSTANTE, EN EL QUE SE COMBINAN MICRORROTACIONES RADIX-2 Y RADIX-4. ASIMISMO PRESENTAMOS UN ROTADOR CORDIC BASADO EN UN NUEVO ALGORITMO CORDIC RADIX-4, CON EL QUE SE REDUCE EN UN 50% EL NUMERO DE MICRORROTACIONES RESPECTO DE UN ALGORITMO RADIX-2. PRESENTAMOS ADEMAS UN ROTADOR CORDIC BASADO EN UN NUEVO ALGORITMO DE PREDICCION QUE MEJORA DE FORMA MUY SIGNIFICATIVA EL ALGORITMO DE PREDICCION CONVENCIONAL. SE PRESENTA TAMBIEN UN ESTUDIO DE ERRORES EN LA OPERACION DE CALCULO DEL ANGULO EN PUNTO FIJO, Y HEMOS DETECTADO UNA NUEVA FUENTE DE ERROR, NO CONSIDERADA HASTA AHORA EN LA BIBLIOGRAFIA. PRESENTAMOS ADEMAS ESTRUCTURAS HARDWARE QUE PERMITEN ACOTAR ESTE ERROR DE FORMA EFICIENTE.
  • TEST DE CONSUMO DINAMICO DE INTENSIDAD EN CIRCUITOS INTEGRADOS MIXTOS ANALOGICOS Y DIGITALES .
    Autor: ARGUELLES PAÑEDA JAVIER.
    Año: 1994.
    Universidad: CANTABRIA.
    Centro de lectura: INGENIEROS INDUSTRIALES .
    Centro de realización: DEPARTAMENTO: ELECTRONICA PROGRAMA DE DOCTORADO: ELECTRONICA.
    Resumen: EL INTERES QUE DESPIERTAN LOS CIRCUITOS INTEGRADOS EN MODO MIXTO ES RELATIVAMENTE RECIENTE, SUSCITADO, EN PARTE, POR LOS AVANCES TECNOLOGICOS QUE PERMITEN LA INTEGRACION DE TALES CIRCUITOS Y POR LAS VENTAJAS QUE REPORTA SU USO. EN ESTE TEMA AUN EXISTEN MUCHOS PROBLEMAS ABIERTOS A DISCUSION QUE PRECISAN NUEVAS SOLUCIONES. ESTA TESIS SE ENMARCA DENTRO DE LA INVESTIGACION SOBRE EL USO DE NUEVAS METODOLOGIAS DE TEST QUE PERMITAN LLEVAR A CABO UN TEST UNIFICADO Y SIMULTANEO DE LAS PARTES ANALOGICA Y DIGITAL DEL CIRCUITO. LA FALTA DE UN MODELADO DE FALLOS UNIFICADO EN UN NIVEL DE DESCRIPCION ALTO DEL CIRCUITO, LA AUSENCIA DE PROCESOS DE GENERACION DE ESTIMULOS DE TEST EFICIENTES Y DE METODOLOGIAS DE DETECCION UNIFICADA DE FALLOS SON RECONOCIDAS COMO LOS TRES ASPECTOS MAS CRITICOS QUE SE ENCUENTRAN AL PLANTEAR EL TEST DE UN CIRCUITO MIXTO. EL EMPLEO DE LA INTENSIDAD CONSUMIDA POR EL CIRCUITO BAJO TEST, COMO PARAMETRO A OBSERVAR, OFRECE LA POSIBILIDAD DE AFRONTAR LOS PROBLEMAS PROPIOS DEL TEST DE CIRCUITOS MIXTOS CON CIERTA VENTAJA SOBRE LOS METODOS DE TEST DE TENSION ENTRADA-SALIDA. LA EXISTENCIA DE INFORMACION POTENCIALMENTE CONTENIDA EN EL CONSUMO DINAMICO DE INTENSIDAD ES CONOCIDA DESDE HACE TIEMPO. SIN EMBARGO, PARA PODER HACER USO DE ESA INFORMACION ES PRECISO DESARROLLAR UN SISTEMA FIABLE QUE PERMITA MEDIR LA FORMA DEL CONSUMO DINAMICO Y TAMBIEN DESARROLLAR UN PROCESO DE GENERACION DE ESTIMULOS DE TEST, QUE HAGA MAXIMO EL EFECTO DE CUALQUIER FALLO SOBRE LA FORMA DEL CONSUMO DINAMICO DE INTENSIDAD. LA GENERACION DE LOS ESTIMULOS DE TEST EN ORDEN A HACER MAXIMA LA INFLUENCIA DE UN FALLO SOBRE EL CONSUMO DINAMICO DE INTENSIDAD HA SIDO REALIZADA POR MEDIO DE UNA APROXIMACION A TRAVES DEL ANALISIS DE LA INTENSIDAD EN LA IMPEDANCIA DE CARGA EQUIVALENTE DE CADA BLOQUE FUNCIONAL EN EL CIRCUITO. LA MEDIDA DEL CONSUMO DINAMICO DE INTENSIDAD ES DIFICIL POR CUANTO SE PUEDEN DEGRADAR, CON RELATIVA FACILIDAD, LAS PRESTACIONES DEL CIRCUITO BAJO TEST. UNA FORMA DE ABORDAR ESOS PROBLEMAS ES EL EMPLEO DE SENSORES INTERNOS DEL CONSUMO DE INTENSIDAD. HEMOS REALIZADO UN DISEÑO ORIGINAL DE UN SENSOR QUE, TOMANDO UNA MUESTRA DEL CONSUMO DINAMICO A TRAVES DEL CIRCUITO BAJO TEST, PROPORCIONA UNA SEÑAL DE TENSION BINARIA QUE REPRESENTA UNIVOCAMENTE EL CONSUMO DINAMICO DE INTENSIDAD. LA PERDIDA DE FIABILIDAD, POR SOLAPAMIENTO DEL CONSUMO DINAMICO DE INTENSIDAD, SE PUEDE HACER MINIMA ACTUANDO DESDE LA FASE DE GENERACION DE LOS ESTIMULOS DE TEST Y MULTIPLEXANDO TEMPORALMENTE LAS ENTRADAS AL SENSOR. SON MOSTRADOS DIVERSOS EJEMPLOS QUE FACILITAN EL ANALISIS DE LA METODOLOGIA PROPUESTA, Y SE REFIEREN TANTO AL PROCESO DE GENERACION DE LOS ESTIMULOS DE TEST COMO AL PROCESO DE DETECCION DE FALLOS A TRAVES DE LA OBSERVACION DEL CONSUMO DINAMICO DE INTENSIDAD EN EL CIRCUITO BAJO TEST.
  • ESTUDI DE LA INFLUENCIA DE LES INTERCONNEXIONS EN EL DISSENY MICROELECTRONIC .
    Autor: MOLL ECHETO FRANCESC.
    Año: 1994.
    Universidad: POLITECNICA DE CATALUÑA.
    Centro de lectura: INGENIEROS INDUSTRIALES.
    Centro de realización: DEPARTAMENTO: ENGINYERIA ELECTRONICA PROGRAMA DE DOCTORADO: ENGINYERIA ELECTRONICA .
    Resumen: DEBIDO A LOS ACTUALES NIVELES DE INTEGRACION QUE PERMITE LA TECNOLOGIA DE FABRICACION DE CIRCUITOS INTEGRADOS, LAS INTERCONEXIONES JUEGAN CADA VEZ UN PAPEL MAS IMPORTANTE EN EL COMPORTAMIENTO DE DICHOS CIRCUITOS INTRODUCIENDO EFECTOS QUE PUEDEN CAUSAR ERRORES EN SU FUNCIONAMIENTO. LOS OBJETIVOS DE ESTA TESIS SON POR UNA PARTE LA MODELACION ADECUADA DE LAS INTERCONEXIONES EN CIRCUITOS INTEGRADOS, Y POR OTRA PARTE UN ESTUDIO DEL EFECTO DE LAS SEÑALES ESPUREAS PRODUCIDAS POR EFECTOS PARASITOS DE INTERCONEXIONES. SE HAN CONSIDERADO DIFERENTES MODELOS DE INTERCONEXIONES CON PARAMETROS DISTRIBUIDOS Y CONCENTRADOS, PARA DETERMINAR EL RANGO DE VALIDEZ DE CADA MODELO EN FUNCION DE PARAMETROS DE DISEÑO COMO SON LONGITUD DE LA LINEA Y CARACTERISTICAS DE FUENTE Y CARGA DE LA LINEA. SE HAN REALIZADO MEDIDAS EXPERIMENTALES Y SIMULACIONES PARA EL CASO DE LINEAS SOBRE SUSTRATO SEMICONDUCTOR PARA UNA CORRECTA MODELACION DE ESTAS, OBSERVANDOSE QUE EL EFECTO DE LA CONDUCTANCIA DEL SUSTRATO NO HACE FALTA INCLUIRLO EN EL MODELO. FINALMENTE, SE HA ESTUDIADO EL EFECTO DE SEÑALES ESPUREAS SOBRE CIRCUITOS DIGITALES EN BASE AL CONCEPTO DE CURVAS DE PROPAGACION, QUE HAN SIDO CALCULADAS TEORICAMENTE Y OBTENIDO EXPERIMENTALMENTE PARA CIERTOS CASOS.
  • TEST DE CIRCUITOS DIGITALES MEDIANTE PATRONES DE ENTRADA GENERADOS POR METODOS ALGEBRAICOS.
    Autor: PEREZ TRABADO PABLO.
    Año: 1994.
    Universidad: MURCIA.
    Centro de lectura: INFORMATICA.
    Centro de realización: DEPARTAMENTO: INFORMATICA Y SISTEMAS PROGRAMA DE DOCTORADO: INFORMATICA.
    Resumen: EL TEST DE CIRCUITOS COMBINACIONALES PUEDE SER ABORDADO A TRAVES DE UNA METODOLOGIA DE SELECCION ALGORITMICA DE LOS PATRONES DE TEST A APLICAR. EL ALGORITMO TESED UTILIZA UNA REPRESENTACION ALGEBRAICA DEL CIRCUITO Y SU COMPORTAMIENTO PARA GENERAR ECUACIONES BOOLEANAS CUYA SOLUCION SON LOS VECTORES DE SENSIBILIZACION Y PROPAGACION PARA UNA FALTA DE ANCLAJE DADA; LA INTERSECCION DE ESTOS CONJUNTOS DE VECTORES DE TEST BUSCADOS. LA ECUACION DE PROPAGACION TIENE EN CUENTA, MEDIANTE LA JUSTIFICACION DE PARIDADES, EL EFECTO DE FAN-OUT RECONVERGENTE EN LA PROPAGACION DEL EFECTO DE LA FALTA. PARA LA RESOLUCION DE LAS ECUACIONES BOOLEANAS SE HA DESARROLLADO UN NUEVO METODO, BASADO EN UNA REPRESENTACION TABULAR DE CONJUNTOS DE VECTORES Y SE DEMUESTRA QUE ES POSIBLE DOTAR A ESTA REPRESENTACION TABULAR DE ESTRUCTURA DE ALGEBRA DE BOOLE.
  • "INTEGRACION DE CIRCUITOS DE MANDO NO DISIPATIVOS PARA EL GOBIERNO DE INTERRUPTORES DE POTENCIA TRABAJANDO EN ALTA FRECUENCIA" .
    Autor: DIAZ GONZALEZ JUAN.
    Año: 1993.
    Universidad: OVIEDO.
    Centro de lectura: INGENIEROS INDUSTRIALES.
    Centro de realización: DEPARTAMENTO: INGENIERIA ELECTRICA, ELECTRONICA, COMPUTADORES Y SISTEMAS PROGRAMA DE DOCTORADO: "CONTROL Y AUTOMATIZACION DE PROCESOS INDUSTRIALES".
    Resumen: EL OBJETIVO DE ESTE TRABAJO ES OPTIMIZAR LOS CIRCUITOS DRIVERS PARA MOSFET DE POLENCA. LA PROPONEN REDES NOVEDOSAS TANTO PARA LA PUESTA EN CONDUCCION COMO PARA EL PROCESO (DE CORTE DEL MISMO); EN ESTE ULTIMO CASO, LA ENERGIA ALMACENADA SE RECUPERA. PARA COMPLETAR EL ESTUDIO, SE ANALIZA LA ETAPA DRIVER PARA EL CASO DE ALIMENTACION NO CONTINUA; ESTE ESTUDIO TIENE COMO ANTECEDENTE LA LOGICA REL. EN LA 2A PARTE DE ESTE TRABAJO SE PROPONE UNA TOPOLOGIA (LA CUAL ES SUSCEPTIBLE DE SER INTEGRADA EN FORMA MONOLITICA) PARA LOS INTERRUPTORES DEL CONVERTIDOR MEDIO PUENTE Y LA ETAPA DE DRIVER DEL MISMO. LOS RESULTADOS TEORICOS SE REFRENDAN MEDIANTE EL CORRESPONDIENTE APARTADO DE RESULTADOS EXPERIMENTALES.
  • "SINTESIS Y COMPILACION DE CELULAS EN TECNOLOGIA GAAS".
    Autor: MONTIEL NELSON JUAN ANTONIO.
    Año: 1993.
    Universidad: LAS PALMAS DE GRAN CANARIA.
    Centro de lectura: INGENIEROS INDUSTRIALES.
    Centro de realización: DEPARTAMENTO: ELECTRONICA Y TELECOMUNICACION. PROGRAMA DE DOCTORADO: INGENIERIA ELECTRONICA. .
    Resumen: DURANTE LA DECADA DE LOS OCHENTA LA TECNOLOGIA DE ARSENIURO DE GALIO (GAAS) EXPERIMENTO UN CRECIMIENTO IMPORTANTE, DEBIDO A LOS AVANCES EN LOS PROCESOS DE FABRICACION, CONVIRTIENDOLA EN UNA SOLUCION VIABLE EN PROCESAMIENTO Y COMPUTACION A MUY ALTA VELOCIDAD. LAS PREDICCIONES APUNTABAN QUE A PRINCIPIOS DE LOS NOVENTA HABRIA CHIPS U OBLEAS CAPACES DE ACOMODAR A VARIOS CIENTOS DE MILES DE DISPOSITIVOS. LAS EXPECTATIVAS PARA LA TECNOLOGIA GAAS HACEN PENSAR EN UN DESARROLLO SIMILAR AL DE LA TECNOLOGIA CMOS EN SILICIO. POR TANTO, ESTABLECER METODOLOGIAS QUE FACILITEN EL DISEÑO Y DESARROLLAR HERRAMIENTAS QUE PERMITAN MANEJAR LA COMPLEJIDAD, ES FUNDAMENTAL PARA EL DESARROLLO DE APLICACIONES EN TECNOLOGIA GAAS. EL OBJETIVO DEL PRESENTE TRABAJO ES PROPONER UNA METODOLOGIA DE DISEÑO EN TECNOLOGIA GAAS ORIENTADA A UNA ESTRUCTURACION SENCILLA Y FACIL, A LA VEZ QUE ROBUSTA, DEL TRAZADO. AMBOS OBJETIVOS SON MUY SENSIBLES A LA ACEPTACION INDUSTRIAL DE LA TECNOLOGIA GAAS. LA METODOLOGIA DE DISEÑO SE EVALUA PRESENTANDO TANTO RESULTADOS EXPERIMENTALES COMO UN ESTUDIO DE INDUCTANCIAS SERIES. LOS RESULTADOS EXPERIMENTALES SE OBTUVIERON DISEÑANDO Y, CARACTERIZANDO POR MEDIO DE SIMULACION, UN CONJUNTO DE PRIMITIVAS PARA PROCESAMIENTO DE SEÑALES BAJO METODOLOGIA TRADICIONAL Y SEGUN LA PROPUESTA. UNA VEZ ABORDADO EL ASPECTO METODOLOGICO DEL TRAZADO SE ABORDA EL DEL DIMENSIONAMIENTO DE LOS DIFERENTES ELEMENTOS DEL TRAZADO FISICO. PRESENTADA LA METODOLOGIA DE TRAZADO FISICO, SE PROPONE LA AUTOMATIZACION DEL DISEÑO, POR MEDIO DE UN ENTORNO DE SINTESIS DE CELULAS PARA CIRCUITOS DE MUY ALTA VELOCIDAD EN GAAS. OLYMPO ES UN CONJUNTO COMPLETO DE HERRAMIENTAS PARA PLANIFICACION, COLOCADO Y RUTEADO DE CELULAS Y MODULOS ORIENTADO A TECNOLOGIAS DE ALTAS PRESTACIONES COMO GAAS Y CON ESPECIAL ENFASIS EN EL DESARROLLO DE ENTORNOS DE COMPILACION. EL PROCESO DE EVALUACION DE UN ENTORNO ES UNA TAREA QUE DEPENDE BASICAMENTE DEL USO DEL MISMO, Y POR TANTO, ES UN HECHO CONTINUO, DINAMICO Y A LARGO PLAZO. A PESAR DE ESTO, SE PROPONE VALIDAR EL ENTORNO IMPLEMENTANDO UN GENERADOR DE CELULAS (MICRORROTACIONES), QUE FORMAN PARTE DE LA SECCION DE PROCESAMIENTO DE UN PROCESADOR PARA LA EVALUACION DE LA CFFT COMPLEX FAST FOURIER TRANSFORM EN BASE 2 Y PRECISION DE 16 BITS, BASADO EN EL ALGORITMO CORDIC (CORDINATE ROTATION DIGITAL COMPUTER).
  • EXPERIENCIAS Y CONSIDERACIONES SOBRE EL DISEÑO DE CIRCUITOS INTEGRADOS (A.S.I.C.) CON IMPLEMENTACION INTERMEDIA EN DISPOSITIVOS DE LOGICA PROGRAMABLE (E.P.L.D.) .
    Autor: AMUCHASTEGUI URIARTE CARLOS.
    Año: 1992.
    Universidad: NAVARRA.
    Centro de lectura: INGENIEROS INDUSTRIALES.
    Centro de realización: DEPARTAMENTO: ELECTRICIDAD, ELECTRONICA Y AUTOMATICA PROGRAMA DE DOCTORADO: CONTROL Y SIMULACION DE SISTEMAS ELECTRICOS.
    Resumen: EN LOS ULTIMOS AÑOS, GRACIAS TANTO AL IMPORTANTE DESARROLLO QUE HAN SUFRIDO LAS HERRAMIENTAS "SOFTWARE", COMO A LA CONSIDERABLE REDUCCION DE SU COSTE. EL DISEÑO DE CIRCUITOS INTEGRADOS SE ENCUENTRA MAS AL ALCANCE DE LA MANO DE LOS DISEÑADORES ELECTRONICOS EN GENERAL. NO OBSTANTE AUNQUE LOS PRECIOS DE FABRICACION DE LOS CIRCUITOS TAMBIEN SE HAN VISTO REDUCIDOS, TODAVIA EL LANZARSE A UN DISEÑO "FULL CUSTOM" O "SEMI CUSTOM" ES UNA AVENTURA QUE PUEDE RESULTAR ARRIESGADA. /EN EL PRESENTE TRABAJO SE RELATAN LAS EXPERIENCIAS Y CONSIDERACIONES EN EL DISEÑO DE CIRCUITOS INTEGRADOS DEL TIPO "GATE ARRAY" O "STANDARD CELLS", TRATANDO DE MINIMIZAR EL RIESGO DE FRACASO DE DICHO DISEÑO, UTILIZANDO PARA ELLO LA IMPLEMENTACION INTERMEDIA EN DISPOSITIVOS DE LOGICA PROGRAMABLE. / COMO SISTEMA A INTEGRAR, SE ESCOGIO UN SISTEMA INDUSTRIAL DE APLICACION DOMESTICA, QUE CONSISTE EN LAS UNIDADES EMISORA Y RECEPTORA DE UN TELEMANDO POR INFRARROJOS. / EN EL DESARROLLO DE ESTE TRABAJO SE PRESENTAN LOS RESULTADOS QUE DE LA APLICACION DEL PROCESO DE DISEÑO CON IMPLEMENTACION INTERMEDIA EN DISPOSITIVOS DE LOGICA PROGRAMABLE SE DERIVAN, ASIMISMO SE PRESENTAN LO QUE SE HAN CONSIDERADO APORTACIONES Y CONCLUSIONES TANTO A NIVEL DE DISEÑO COMO A NIVEL CIRCUITAL.
  • METODOLOGIA DE DESARROLLO Y DISEÑO DIGITAL DE CONTROLADORES FUZZY .
    Autor: CAMPO HAGELSTROM INES JULIANA DEL.
    Año: 1992.
    Universidad: PAIS VASCO.
    Centro de lectura: CIENCIAS.
    Centro de realización: DEPARTAMENTO: ELECTRICIDAD Y ELECTRONICA PROGRAMA DE DOCTORADO: ELECTRICIDAD Y ELECTRONICA.
    Resumen: LAS TECNICAS DE CONTROL BASADAS EN LA LOGICA FUZZY CONSTITUYEN UNA ALTERNATIVA A LAS TECNICAS DE CONTROL CONVENCIONALES, ESPECIALMENTE CUANDO SE TRATA DE PROCESOS DE DINAMICA COMPLEJA O POCO CONOCIDA DIFICILES DE MODELIZAR DE FORMA CUANTITATIVA. EL OBJETO DE ESTE TRABAJO ES PRESENTAR DE FORMA CLARA UNA METODOLOGIA DE TRABAJO EN ESTE AREA Y DISEÑAR HERRAMIENTAS TANTO SOFTWARE COMO HARDWARE QUE SIRVAN DE AYUDA AL DISEÑADOR. LA REALIZACION DEL TRABAJO PUEDE DIVIDIRSE BASICAMENTE EN TRES FASES: I) METODOLOGIA. SE PRESENTA UNA METODOLOGIA DE DESARROLLO DE CONTROLADORES BASADOS EN LA LOGICA FUZZY (CLFS) ESTRUCTURADA EN CUATRO FASES QUE CORRESPONDEN A ANALISIS Y ESPECIFICACION, DISEÑO, SIMULACION Y AJUSTE, Y TRADUCCION. II) DESARROLLO DE HERRAMIENTAS. LAS HERRAMIENTAS DISEÑADAS ABARCAN UN ENTORNO SOFTWARE DE AYUDA AL DISEÑO DE CLFS, UNA REALIZACION OPTIMIZADA PARA UN PROCESADOR DIGITAL DE SEÑAL Y UNA REALIZACION DE ALTA VELOCIDAD SOBRE UN CIRCUITO INTEGRADO REPROGRAMABLE. III) APLICACIONES. SE APLICA TANTO LA METODOLOGIA COMO LAS HERRAMIENTAS DESARROLLADAS A DOS EJEMPLOS. DE AMBOS EJEMPLOS SE EXTRAEN CONCLUSIONES DE INTERES PRACTICO EN RELACION CON EL DIFICIL PROBLEMA DEL AJUSTE DE ESTOS SISTEMAS.
59 tesis en 3 páginas: 1 | 2 | 3
Búsqueda personalizada
Manuales | Tesis: Ordenadores, Circuitos integrados...
english
Cibernetia